AMD的回击：Zen 4c

机械师在性能所称标、功耗、总长度等特别的数据不基础性的可能会下做出多数组权衡的整体其设计决策。在性能所称标、牵引力、总长度(PPA) 双曲线的一端是 IBM 的 Telum，它专心于为遗留红白机的单应用程序解决弊端每个Linux能的仅有性能所称标。为了为其银行、澳洲航空和了政府卖家优化产品,IBM 能够其设计很大的Linux能、5GHz 以上的计数器加速和最终的可靠性，这对于较原再的器皿化分布的单岗位电源供应器来说道研发成本不算更高。

另一特别是芯片当中的 CPU 和极小型化飘移ROM，它们优再考虑能效和最小总长度 (研发成本)。NVIDIA在笔记本电脑革命当中的失败仅仅他们忽视 ARM 在能效可用性特别保有的十年其设计实战经验。

当 Apple 运用于 M1 Mac 扩大其所称令集并击败NVIDIA时，不同的其设计点就体现出来了。直到现在，NVIDIA的更小型化所称标 P核能越发日渐散漫，因为他们之后以牺牲牵引力和总长度为代价来追求每核能性能所称标和 6GHz 计数器加速。在链接ROM当中以 3GHz 的频带运行略有不同的核能心并不是区城效率的最佳选项。

到时NVIDIA的 Sierra Forest 将通过将他们的 E-core 其设计扩展数据当中心来应对这个弊端。从他们的 Atom 极小型化Linux能前传衍生而来，NVIDIA可以为给定的ROM体积积体电路 3-4倍的Linux能。然而，E-cores 的通知是它们增大了可执行集所称令集(ISA) 功能级别和较更高的每计数器可执行(IPC)，从而随之而来格外差的每核能性能所称标和效率。后者被许多岗位电源供应器当中纯粹的核能心存量增大所弥补。

NVIDIA开始在其浏览器苹果电脑当联队长E 核能与 P核能融合慢慢地，以低每平方毫米的多线程性能所称标，ISA 不反之亦然但会随之而来一些弊端，例如在 P核能上禁用 AVX-512 并无需质地件线程调度程序来统筹电源供应器分派到较强截然不同优点的核能心。至于全 E 核能 Sierra Forest，其要点是提供者接近 P核能 Granite Rapids 的针脚性能所称标，同时运用于格外寡的铝。它的继任者Clearwater Forest 将在性能所称标和每个针脚的核能心数上竭尽所能。

回到 AMD，它既不能笔记本电脑实战经验，也不能脱离的极小型化核能心裔其设计团队。他们的Zen 核能心还能够从 5.7GHz 台的单机扩大到更高效笔记本电脑和链接。作为对 ARM 和Atom 的回应，他们创建了 Zen 4c。

Zen 4c 是 AMD 其设计团队的共同希望，旨在发售个位于性能所称标、功耗、总长度(PPA)双曲线除此以外的Linux能，以格外好地适应数据当中心 CPU 岗位电源供应器的最原再趋势。AMD 无视了更为幽默感的举措，转用了略有不同的 Zen 4所称令集，并在科学其设计当中转用了多种技巧以节分之一大量总长度。

这仅仅略有不同的 IPC 和ISA 功能级别，简化了浏览器的集成。事实上，AMD 还在其极低端4nm Ryzen 7000U“Phoenix”飘移AMD当中悄悄地将一些 Zen4Linux能附加为 Zen 4cLinux能。

在萨拉曼卡，Zen 4c 允许 AMD 将核能心数从96 增大到 128，同时节分之一总长度和研发成本。这种其设计理念的分歧将在将但会几代质地件当中增大。

接下来，在最终加大范围内并涵盖研发成本、ASP、超大规模批次转成、存量和非数据当中心环境当中的转用之前，让我们再参考一下具体的技术或许。

这是萨拉曼卡的规格表及其与热那亚的相异

6 同年将发售两种型号:完全开业的 128 核能的EPYC 9754和缩减的 112核能 EPYC 9734，其当中 1/8 Zen4c Linux能已禁用。与 Genoa 众所周知的96核能 EPYC 9654远比，Zen 4c 使 Bergamo 仅有限度在略有不同的 SP5 针脚和 360W TDP 当中安装 1.33 倍的Linux能数。

Zen 4c 保有与 Zen 4略有不同存量的私有CPU，较强略有不同的 L1和1MB L2。保持足够大的私有CPU在碧和并行计算环境当中很重要。这有效地通过增大对透过资源的依赖来保持性能所称标一致性。

Bergamo 的计数器加速也略有回升，整体计数器降极低了 150MHz、降极低计数器降极低了600MHz。当然，略有不同360W 适配器 TDP 当中的格外多Linux能仅仅格外极低的岗位频带。Bergamo在原始 CPU 旅客量(Linux能x整体计数器)特别仍然较强 1.25 倍的优势，虽然 Genoa 可以降极低得格外更高，但这只但会在较更高运输成本的可能会下略有尽力。Bergamo 专心于碧环境，其当中可预测的性能所称标是关键，计数器加速的岗位范围内较更高。

与 Bergamo 的另一个主要相异在于裸片和 L3 CPU配置。CCD 的存量从热那亚的 12 个增大到萨拉曼卡的 8 个，这仅仅萨拉曼卡的每个 CCD 有 16 个 Zen 4c Linux能，而热那亚有8个 Zen 4Linux能。

Bergamo 还看不到了每个 CCD 多个 CCX 的回归，最后一次出现在EPYC 7002“那不勒斯”一代上。这但会将裸片才将，其当中一半的Linux能不用通过长途来往IO裸片来与另一半通信。

这对性能所称标的影响将在下面详实陈述。虽然 Bergamo 的每个 CCX 仍有8 个Linux能可以完成本地通信，但它们的透过 L3 CPU已减半至 16MB。这种半体积的 L3 也出现在 AMD 的飘移其设计当中，以节分之一总长度。虽然这但会在某些岗位电源供应器当中损害 IPC，但这对 Bergamo 来说道是意向义的，因为它较寡非议透过资源，而格外多地非议每平方毫米的性能所称标。那些寻找大型 L3 选项的人可以憧憬 Genoa-X 及其更高分之一达 1152MB 的 L3。

Bergamo 运用于与 Genoa略有不同的IO Die，因此 SP5 针脚IO与DDR5-4800的12连通128条 PCIe 5.0 连通和双针脚能力略有不同。然而，Bergamo的IO Die 仅连接到 8个CCD，而 Genoa 则为12个，这带来了一个弊端：AMD 是否可以录制12 CCD、192核能Bergamo？

IO ROM较强 12 个简而言之内存互联 3(GMI3) 小ROM链路，通过积体电路晶片接入。在Genoa，靠近IO Die的 CCD 的 GMI3线接入在较近的 CCD 的L3CPU周围左侧。

事实证明，这在 Bergamo 上格外加困难，因为 Zen 4c CCD 的格外更高运动速度仅仅能够运用于格外多层将缆线接入在较近的 CCD 的较小 L3 左侧。我们可以通过 CCD ROM放有看不到这个的视觉结果。

在 Genoa 上，每组3个 CCD 正上方放有，而在 Bergamo 上，CCD 之数间留有缝隙，以便为接入在在空数间。该积体电路还在当中数间接入 PCIe，上下接入 DDR5，因此必需空数间不足以容纳 12个 Zen 4c CCD。

这是 Bergamo的 Zen 4c CCD 的模版，代号为“Vindhya”。这是运用于 Zen 4 CCD 的股东权益录制的，代号为“Durango”，由 AMD 在ISSCC 2023 上提供者。值得注意两个8核能CCXCompute Complexes 彼此正上方，每个都有16MB 的透过L3。L3也不能用于 3D V-Cache 的铝通孔(TSV) 阵列，从而节分之一了一小其余部分总长度。这是有道理的，因为碧岗位电源供应器不但会从大量透过CPU当中获益不算多。

然而，这里真正令人惊叹的是ROM体积。16 个 Zen 4c 核能心略大于8个 Zen 4核能心。在ISSCC 2023 上，AMD 透露 Zen4的 CCD 为 66.3mm2。这是边缘不能ROM密封和划线的其设计周围。Zen 4c的CCD其设计总长度只有72.7mm2，大了不到10%。

请讲出，每个ROM上有外加的Linux能、外加的 L2 CPU和略有不同存量的 L3 CPU。核能心能够大大加大，以便在每个ROM上容纳格外多的CPU，而总长度只增大了一小其余部分。

关于小ROM互联，Infinity Fabric on Package(IFOP)在两个ROM上都是略有不同的，还包括两个 GMI3-Narrow 链路。然而，虽然ROM支持它，但似乎不能运用于两个 GMI3 链接的Zen 4c 模型。只不过，来自两个脱离 CCX 的逆时针通过单个链路多路复用到IO Die。

仔细观察核能心但会推断出其设计和布置上的明显关联性。下请注意了代号为“Dionysus”的 Zen 4c与代号为“Persephone”的 Zen 4的周围分成。

与 Zen4远比，Zen 4c 的核能心周围回升了 35.4%，这是更为了不起的，因为它都包含1MB 二级CPU。虽然这仅仅 L2 SRAM 区块占用略有不同的总长度，但 AMD 仅有限度通过使L2 控制直觉格外新颖来增大 L2 周围的总长度。不还包括 L2 和ROM普适直觉(CPL) 周围，核能心闭合了前所未有的 44.1%，增压器 (前端+执行) 周围却是减半。

这就是 Papermaster 所称的，Zen 4c 的前所未有扩建工程壮举与 Zen 4的其设计整体略有不同，较强略有不同的 IPC，只是解决弊端和布置不同。浮点区块 (FPU)并不能加大到完全略有不同的高度，这可能是由于thermal hotspots，因为 FPU 通常在承受重压时是Linux能当中最热的其余部分。我们还注意到Linux能本身内的 SRAM 区块看慢慢地也格外加新颖，总长度增大了 32.6%。您可以通过右下角的Page Table Walker 似乎地看不到这一点。

AMD 通过转用完全略有不同的 Zen 4寄存器终端级(RTL) 阐述来创建 Zen 4c，阐述了 Zen 4核能心 IP 的直觉其设计，并运用于格外新颖的科学其设计来解决弊端它。其设计规则与惠普N5 上的两者略有不同，但总长度关联性很小。我们详实参考了解决弊端这一点的电子系统科学其设计的三个关键技术。

首再，降极低其设计的计数器要能但会随之而来在人工合成Linux能时增大总长度。这是在 TSMC 的 N5 和N3E 键值上人工合成的 ARM Cortex-A72 CPU Linux能的加速与总长度双曲线。即使在同一键值上运用于略有不同的核能心其设计，也可以选项核能心总长度和可在其上解决弊端的计数器加速。

通过较更高的计数器要能，其设计其他部门在关键逆时针的其设计上有格外多的岗位空数间，从而简化了时序连续函数并增大了清除恰当时序分之一束所需的额外缓冲器区块的存量。现在大多数其设计都受到接入运动速度和控制点的容许，较更高的岗位计数器使其设计其他部门仅有限度将逆时针逆时针压缩得格外近，并低标准区块运动速度。

标准区块运动速度是所称其设计当中可放有周围当中标准区块所占的%-。标准区块是结构上电路例如触发器和加法器，它们在整个其设计当中重复出现并组合构成复杂的数字直觉。正如贴装软件的这个还用视图所示，它们有许多不同的体积。

蓝色方形是标准区块格，而金色周围是未填入的。我们明显显示了一个区块运动速度极低、总长度运输成本分之一为 50% 的周围，以及另一个区块运动速度更高、多达 90% 的周围。较强大量输入和负载逆时针引脚的标准区块但会占用周围的接入资源，有效地阻塞标准区块放有的比邻空数间。

加大以核对整个核能心，可以作用于一个区块运动速度图，该图详述了标准区块紧密直接联系填充的周围(橙色、橙色)和总长度运输成本较更高的周围(绿色、蓝色)。金色方形是放有在标准区块之前的大型 SRAM 宇。

这一切仅仅 AMD 可以转用他们的 Zen 4核能心并通过向下飘移加速与总长度双曲线来如此一来加大，并且核能心看慢慢地大致相似但较强格外更高的区块运动速度。然而，由于下一个科学其设计方法，Zen 4c 看慢慢地更为不同。

Zen 4c 看慢慢地更为不同，因为它较强格外扁平的其设计层次结构和格外寡的两区。对于较强数亿个二极体的如此复杂的核能心其设计，在布置规划当联队长核能心分成不同的周围是意向义的，这样其设计其他部门和模拟应用软件就可以适配岗位以较快上市数间隔时数间(TTM)。对电路的任何扩建工程格外改也可以受控到一个叔父周围，而无需为整个核能心之后完成布置和接入过程。

意向分立时序关键周围还可以尽力应对IP控制点弊端，并通过格外寡的干扰解决弊端格外更高的计数器加速。我们看不到 ARM 的 Neoverse V1和 Cortex-X2 Linux能在直觉周围之数间不能质地两区，布置仅有限度新颖。当核对科学管芯时，这些周围看慢慢地是同质的。另一特别，我们看不到NVIDIA的 Crestmont E-core 有许多可见两区，边界以紫色明显显示。

正如我们在 Zen 4 Linux能批注当中所见，Linux能当中的每个直觉块都有许多两区，但在 Zen 4c当中大大增大，只有4个两区 (L2、前端、执行、FPU)。通过原属 Zen 4当中的这些两区，这些周围可以格外紧密直接联系地积体电路在三人，通过进一步低标准区块运动速度来增大另一种节分之一总长度的途径。可以说道 AMD 的 Zen 4c“看慢慢地像一个 ARM Linux能”。

最后一种增大总长度的方法是运用于格外外围的内存。Zen 4c 增大了Linux能本身的 SRAM 总长度，因为 AMD 已改用原再型 SRAM 位区块。图为较强8 个二极体的 8T SRAM 电路图当中数间的 4个二极体用于加载1位数据，而2 对存取二极体为2对字线和位线供电。

更小型化所称标的Out-of-Order核能心较强多种功能，可以从同一块内存读取和加载，因此运用于了这些8T双TCPbitcells。与格外外围的6T 单TCP位区块远比，它们占用格外多周围并且无需外加的逆时针IP资源。

为了节分之一总长度，AMD 用惠普研发的原再 6T 伪双TCP位区块代替了这些 8T 双TCP位区块。

转用 5nm 技术的 4.24GHz 128X256 SRAM 操作双泵打字略有不同数间隔时数间尺度的相关论文当中，惠普明确提出了一种较强单TCP6T bitcell宇的更高速1R1W 双TCP32Kbit(128X256)SRAM。

明确提出了一种较强 TRKBL 旁路的再读中曾(RTW)双泵 CLK 作用于电路，以低读取性能所称标。转用双金属方案以低逆时针完整性和整体操作数间隔时数间尺度数间隔时数间。读出放大器当中扩展了本地互锁电路(LIC)，以降极低有功牵引力并进一步主导 Fmax。结果表明，在 5nmFinFET 技术当中，慢角晶圆仅有限度在 1.0V 和 100 摄氏度下分之一达到 4.24GHz。

从阐述当中我们看不到，惠普可以通过在同一计数器数间隔时数间尺度内完成依次打字操作来模拟双TCP位区块。虽然这不如两个脱离的会面时TCP灵活，但总长度的增大足以让 AMD 为Zen 4c 转用该技术。随着SRAM 总长度图像格外趋陡峭，我们将看不到格外多此类总长度节分之一技术的的发展。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为透过与讨论，不代表我方赞成或一致，如有异议，请直接联系后台。